A 10-bit 500KS/s Low-Power Successive Approximation Register Analog-to-Digital Converter for Implantable Bio-medical Device Application

Abstract

As biomedical implant devices are becoming more prevalent, requirement to modify their power, performance and ergonomics contemporaneously is also increasing. This thesis presents a 10-bit 500kS/s successive approximation register (SAR) ADC operating at ultra-low power for biomedical implant devices. A binary weighted split capacitor digital to analog converter architecture and a half scaled reference voltage based monotonic switching scheme is implemented to reduce total capacitor count, area and power consumption. An ultra-low power consuming dynamic comparator with body biasing technique is employed in contemplation of complying with power limitations of implantable biomedical devices. This work is presented using a 180-nm CMOS process. The measurement results exhibit that the ADC achieves 8.57 ENOB at 1.8 V supply voltage with a SNDR of 55.8 dB and SFDR of 63.4dB consuming 3.6-μW at a sampling frequency of 500 kS/s.|생물의학 임플란트 장치가 보편화됨에 따라, 동시대적으로 그 힘, 성능, 인체공학을 수정해야 하는 요건도 증가하고 있다. 본 논문은 생물의학 임플란트 장치에 대해 초저전력 작동으로 작동하는 10비트 500kS/s SAR ADC를 제시한다. 총 캐패시터 수, 면적 및 전력 소비량을 줄이기 위해 2진 가중 분할 캐패시터 DAC아키텍처와 1/2 스케일 기준 전압 단조 스위칭 방식을 구현한다. 인체 바이어싱 기법을 사용한 초저전력 소비 동적 비교기는 이식 가능한 생물의학 기기의 전력 제한 준수를 고려하는 데 사용된다. 이 작업은 180nm CMOS 공정을 사용하여 완료된다. 측정 결과는 ADC가 55.8dB의 SNDR로 1.8V 공급 전압에서 8.57 ENOB를 달성하고, 500kS/s의 샘플링 주파수에서 3.6μW를 소비하는 63.4dB의 SFDR을 달성한다는 것을 보여준다.