Novel Hardware Architecture of the LT CODEC with Non-Belief Propagation Based Decoding Algorithm

Abstract

현재 독립적인 하드웨어 기술 언어인 EDA 툴 기술은 칩 에 거의 완전한 시스템 을 설계하는 것이 가능 했고, 디자인 설계 시간을 줄였다. 이 결과 , 기타 컴퓨터 프로세서 , 인터넷, 무선 통신 은 신속히 새로운 형상 및 치수 를 받고 있다. 일반적인 자동 반복 요청 기반의 통신 에서 전송 된 일부 기호는 , 데이터를 수신 하거나 분실 하거나 이진 소거 채널 의 손실 또는 삭제 로 인해 부작용 - 과도한 지연 이나 흐름을 버퍼링 할 수있다 그럼에도 불구하고 오류의 고차 정정 코드 가 적용된다 . 이러한 RS 코드와 토네이도 코드는 문제의 솔루션 커플 이다. 그러나 이러한 코드는 이진 소거 채널의 역 효과에 대해 대처하기 위해 레이트리스 진정한 분수 코드이지 않다. 1998 년 M. 지도 Luby 는 LT 코드 로 알려진 첫 번째 레이트리스 분수 코드를 제안했다. 이 논문 에서 LT 코덱 의 새로운 하드웨어 아키텍처가 비 BP 기반 디코딩 알고리즘 이 적용되는 곳에 제공된다. Verilog HDL과 ModelSim을 사용하고 특별히 설계된 정도(차수) 생성기를 이용하여 새롭고 완전하게 동작하는 LT 코덱 구조를 설계했다. 높은 순열과 무작위 효과를 얻기 위하여 다른 초기 값들 혹은 시-변위 카운터들이 사용되었다. 어떠한 정도(차수) 분포도 이 정도(차수) 생성기 구조로 구현되어 질 수 있다. 일반적으로 입력 비트들의 수가 많을수록 LT 부호들은 잘 동작하고 부호기는 분수와 같이 끝없는 부호화된 비트 스트림을 생성할 것이다. 그러나 하드웨어 구현에서는 한계가 있다. 여기서는 코덱은 입력으로 128비트를 가지고 256비트의 출력 비트들을 생성할 것이다. 랜덤 수 생성기, 분포 생성기 및 생성 매트릭스기와 함께 부호기는 아주 만족스럽게 동작했다. 내부기능 유닛들 - 일차 체크 노드 인식 유닛, 값 할당 유닛, 체크 노드 개선 및 생성 매트릭스 개선 유닛들을 가진 복호기가 아주 만족스럽게 동작했다. 파형들과 분포 그림들은 구현된 분포와 원 분포들이 매우 같다는 예상 성능을 보여준다.

매트릭스들은 메모리에 저장되고 어드레스는 해당 열을 나타낸다. 부호 및 복호 과정들은 BP 복호 과정에서의 tanh(), ln() 등과 같은 복잡한 수학적인 항들을 가지고 있지 않다. 분포들을 얻기 위하여 LUT들과 미리 정의된 배열들을 이용하는 대신에 간단한 난수 발생기와 정도(차수) 생성기들을 사용하였다. 아주 좋은 무작위 효과들을 얻기 위한 매트릭스 생성하기 위하여 다른 초기 값들의 클록들이 사용된다. 부호와 복호를 위해 517 사이클 수와 2.585μS가 걸린다. 반면에 LT 코덱의 ASIC과 ASIP 구현에서 사용된 반복적인 연 BP 복호에서 부호와 복호에서 5,204,861 최소 사이클 수와 4.43s가 걸렸다.