낮은 Spur를 위한 차동 위상동기루프 설계 방법

Abstract

본 논문은 RF 송신기에 필요한 낮은 spur를 위한 차동 위상동기루프 설계 방법을 제시한다. 제안된 방식으로 설계된 차동 위상동기루프는 spur 제거 요구조건이 가장 까다로운 RFID 표준인 ARID STD-T107 표준에서 요구하는 –79 dBc의 spur 제거율을 만족한다. 차동 위상동기루프 설계의 핵심은 차동 charge pump와 차동 전압제어발진기에 있다. Charge pump의 차동성을 높이기 위해 기존의 연산 증폭기를 사용한 방식 대신 스위칭 커패시터 방식의 공통 모드 피드백 방식을 제안하고, 전압제어발진기의 차동성을 높이기 위해서는 차동 바렉터를 이용한 LC 공진부를 사용하는 방식을 제안한다. 제안된 방식으로 설계된 위상동기루프는 25 dBm의 송신기 파워에서 –80 dBc 이하의 spur 제거율을 보이고 –70 dBc/Hz의 in-band 위상 잡음과 250kHz, 1.8MHz 오프셋 주파수에서 각각 –122.3 dBc/Hz, -141 dBc/Hz의 out-band 위상 잡음을 보인다. 제안된 방식을 적용한 위상동기루프는 180nm CMOS 공정으로 구현되었고 750x800 um2의 면적을 차지한다.

This paper presents a low spur differential phase locked loop design method for RF transmitters. The differential phase locked loop designed in the proposed scheme satisfies the spur rejection rate of –79 dBc required by the ARID STD-T107 standard that contains one of most stringent spur rejection requirement. The key to differential phase locked loop design is a differential charge pump and a differential voltage controlled oscillator. In order to increase the charge pump differential, instead of using the conventional operational amplifier, we propose a common mode feedback method using a switching capacitor method and an LC resonator using a differential varactor to improve the differential of the voltage controlled oscillator. The phase-locked loop designed in the proposed scheme shows spur rejection below –80 dBc at 25 dBm transmitter power, in-band phase noise of –70 dBc / Hz, and –122.3 dBc / Hz at 250 kHz and 1.8 MHz offset frequencies, respectively. Out-band phase noise of -141 dBc / Hz is shown. The phase-locked loop using the proposed scheme is implemented in 180nm CMOS process and occupies an area of ​​750x800 um2.